CLIPPEDIMAGE= JP401204474A

PAT-NO: JP401204474A

DOCUMENT-IDENTIFIER: JP 01204474 A

TITLE: MANUFACTURE OF SEMICONDUCTOR ELEMENT

PUBN-DATE: August 17, 1989

INVENTOR-INFORMATION:

NAME

.

KIMURA, TAMOTSU

ASSIGNEE-INFORMATION:

NAME

OKI ELECTRIC IND CO LTD

COUNTRY

N/A

APPL-NO: JP63028220

APPL-DATE: February 9, 1988

INT-CL (IPC): H01L029/80; H01L021/265

US-CL-CURRENT: 438/158

ABSTRACT:

PURPOSE: To enhance the performance of an element by forming an opening to

expose a second active layer forming region as a base surface, and performing

ion implantation in a state that a third active layer forming region is covered

with a second mask layer remaining in a step of forming the opening.

CONSTITUTION: After second mask layers 39a∼ 39c are deposited on the whole

upper face of a base 11, a first resist pattern 45 having an opening 43 is

provided on a second active layer forming region 41, with the pattern 45 as a

mask the second mask layers 39a∼ 39c are partly removed by etching, thereby

forming an opening 47 for exposing the region 41 and one side face of a first

mask layer 37. Then, after a second resist pattern 53 having an opening 51 is

formed on the second and third active layer forming regions 41, 49, ion

implantation (a) is performed through the opening 47 and the layers

39a∼ 39c, thereby simultaneously forming a second active layer 55 and a

05/29/2001, EAST Version: 1.02.0008

third active layer 57 on the base 11. Thus, the ion implanting of the layer 57 is controlled, and the performance of an element is improved.

COPYRIGHT: (C) 1989, JPO&Japio

① 特 許 出 願 公 開

⑫ 公 開 特 許 公 報(A) 平1-204474

⑤Int. Cl.⁴

識別記号

庁内整理番号

匈公開 平成1年(1989)8月17日

H 01 L 29/80 21/265 29/80 B-8122-5F C-7738-5F

-8122-5F 審查請求 未請求 請求項の数 1 (全8頁)

60発明の名称

半導体素子の製造方法

②特 願 昭63-28220

願 昭63(1988) 2月9日 22出

@発 明 者 村

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

①出 願 人 沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号

弁理士 大 垣 1997代 理

1.発明の名称

半導体素子の製造方法

2.特許請求の範囲

(1) 少なくともゲート電極を含むイオン注入用の 第一マスク層と、基板に形成された第一活性層と が設けられた下地に、該第一活性層に隣接する 第二活性層と第三活性層とを形成して半導体素子 を製造するに当り、

前記下地の上側全面にイオン注入用の第二 マスク層を堆積した後、第二活性層形成領域上に 開口を有する第一のレジストパターンを設ける 工程と、

前記第一のレジストバターンをマスクとして 前記第二マスク層の一部分をエッチング除去し、 少なくとも前記第二活性層形成領域と前記第一 マスク層の一方の側面とを露出する開口部を形成 する工程と、

少なくとも、前記第二活性層形成領域上と 第三活性層形成領域上とに亙って開口を有する

第二のレジストバターンを形成した後、前記開口 部及び第二マスク層を経てイオン注入を行ない、 前記下地に第二活性層及び第三活性層を同時形成 する工程と

を具えて成ることを特徴とする半導体素子の 製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、半導体案子の製造方法、特に、 電界効果トランジスタ(以下、単にFETと称す る。)の製造に用いて好適な方法に関する。

(従来の技術)

例えば高周波增幅・発振用素子、論理回路用 紫子及びその他の機能を有する半導体繁子として FET案子が広く用いられている。

これらFET寮子により種々の電子機器を構成 するに当り、当該機器の小型化、高速化、低電力 化といった要求に応じて、超高密度集積回路 (VLSI)を達成するための研究開発が進めら れている。このFET案子では、当該案子の敬細 化に伴なう短チャネル効果や、ソース・ドレイン 領域の寄生抵抗といった、活性層(以下の説明に おいては、不純物を注入して構成した領域を活性 層として包括的に表わすものとする。)の形状 (プロファイル)に起因する種々の問題に対処 する技術が不可欠となる。

上述したFETとして、化合物半導体であるガリウム-砒素(GaAs)を動作層として利用し、ゲート電極を金属としたショットキ-接合によって構成されるGaAsMESFET素子が知られ、当該案子における前述の問題を解消する技術の一例として、特開昭62~33476号公報に開示される素子及びその製造方法が知られている。

以下、図面を参照して、上述の公報に開示される技術につき説明する。尚、以下の説明においては、上述した素子の製造方法に従って説明することとする。また、以下の説明においては、製造工程途中の構成成分を下地として包括的に表わす。

第2図(A)~(D)は、上述した公報に開示

し、かつゲート電極を形成しようとする部分に 端面が形成されるようにパターンニングしてSi0₂ 膜15を形成する。

次に、上述した下地の上側全面にWN膜17を 堆積して、第2図(A)に示す状態の下地を 得る。

続いて、上述の下地に対して、例えば四弗化 炭素(CF₄)をエッチングガスとして用いた反応性 イオンエッチング(Reactive Ion Etching:RIE)法 のような異方性エッチングを行ない、上述した SiO₂膜15の、チャネル領域13上の側面に、ゲート 電極19を形成し、第2図(B)に示す状態の下地 を得る。

次に、上述の下地に対して、ゲート電極19及びSi02限15をマスクに用いてn型不純物(第2図(C)中、矢印aで示す。)のイオン注入を行ない、2×10¹³(cm⁻²)程度の不純物濃度でソース領域21を形成し、前述同様のアニール処理を行なうことによって第2図(C)に示す状態の下地を得る。

される技術を説明するため、 GaAsME SFET 素子の製造工程を概略的な基板断面により示す説明図である。図中、11は半絶縁性のGaAsから成る基板、13はチャネル領域、15は二酸化タングステン(WN) 膜、(SiO2)膜、17は窒化タングステン(WN) 膜へ19はゲート電極、21はソース領域、23はソース領域、23はソース 電極、25はドレイン電極、27はGaAsME SFET 素子、a は n 型不純物イオンである。また、断面を示すハッチングは一部省略して図示すると明を省略する。

まず始めに、図示していないレジストバターンをマスクとして、基板 I i 上の設計に応じた所定領域に、例えば珪素イオン(Si+) のような n 型不純物を 4 × 10¹²(cm⁻²)程度の不純物濃度で注入した後、所定の温度でアニールすることにより、チャネル領域13を形成する。

然る後、上述した下地の上側全面に二酸化珪素 (Si0₂)を堆積し、少なくとも後段の工程により ドレイン領域となる基板!!上の所定部分を被覆

上述の説明からも理解できるように、この公報 に開示される技術によれば、ソース領域21がセルー フアラインで形成されることとなる。

続いて、上述の下地上に形成されるSi0₂膜I5を除去した後、従来周知の方法により、ソース電極23及びドレイン電極25を形成し、第2図(D)に示すようなGaAsMESFET素子27が得られる。

このようにして得られたGaAsMESFET索子27において、ドレイン領域に相当する基板口の所定部分はチャネル領域13と同程度の不純物濃度を以って構成されている。これがため、イオン注入によってソース領域とドレイン領域とを同時に形成した場合に比して、ドレイン領域に相当する活性層の不純物濃度が低いため、チャネル長の短縮に伴なう短チャネル効果を低減することが可能である。

(発明が解決しようとする課題)

しかしながら、上述した従来の半導体案子の 製造方法では、一方の電極領域であるソース領域 での寄生抵抗と、短チャネル効果とを同時に解決 し得るが、ドレイン領域とチャネル領域との不純物濃度が同程度であるため、設計に応じてチャネル領域の低不純物濃度を所望とする場合、ドレイン領域での寄生抵抗が大きくなる。これがため、所謂、半導体業子のドレイン抵抗が高くなるのみならず、当該ドレイン領域でのオーミック接触に係る抵抗が高くなり、当該案子の高性能化を図ることが難しいという問題点が有った。

また、従来、チャネル領域にイオン注入を 行なった後、ソース及びドレイン領域が露出した 状態で、夫々の活性領域に対して同時にイオン 注入を行なう技術が広く知られている。しかな がら、このような技術では、半導体案子を搭載す る電子機器の機能に応じた好適な量として夫々の 領域(活性層)における個々の不純物プロファイ ルを制御することができないという点で、優れた 半導体案子を製造することが難しい。

この発明の目的は、上述した種々の問題点に 鑑み成されたものであり、半導体案子に形成され る各々の活性層の機能に応じた最適な不純物濃度

部を形成する工程と、

少なくとも、上述の第二活性層形成領域上と第三活性層形成領域上とに亙って開口を有する第二のレジストパターンを形成した後、上述の開口部及び第二マスク層を経てイオン注入を行ない、前述した下地に第二活性層と第三活性層とを同時形成する工程と

を具えて成ることを特徴としている。

(作用)

 及び注入深さを、一度のイオン注入により、同時 に達成可能な半導体素子の製造方法を提供し、 以って、優れた特性を有する半導体素子を提供 することに有る。

(課題を解決するための手段)

この目的の遠成を図るため、この発明の半導体 葉子の製造方法によれば、

少なくともゲート電極を含むイオン注入用の 第一マスク層と、基板に形成された第一活性層と が設けられた下地に、この第一活性層に隣接する 第二活性層と第三活性層とを形成して半導体案子 を製造するに当り、

上述した下地の上側全面にイオン注入用の第二マスク層を堆積した後、第二活性層形成領域上に開口を有する第一のレジストパターンを設ける 工程と

上述した第一のレジストパターンをマスクとして上述の第二マスク層の一部分をエッチング除去し、少なくとも上述の第二活性層形成領域と前述した第一マスク層の一方の側面とを露出する開口

することができる.

(実施例)

以下、この発明の半導体素子の製造方法の実施例につき、図面を参照して説明する。尚、以下の説明で参照する図面は、この発明を理解としてあるに過ぎず、この発明を理解としてあるに過ぎずいいことを見まれたい。また、以下の説明においては、ゲートの説明においまた、以下の説明においてはをゲートを受けてあるGaAsのショットキー接合の用したであるGaAsのショットキー接合の用したのチャネルにである明においたのチャネルであるのではである。第三活性層としてのチャネルのではでいた。特定の条件のの発明はこれらいの表のではない。

第1図(A)~(G)は、この発明の製造方法の実施例を説明するため、第2図(A)~(D)と同様にして示す製造工程図である。また、この発明の特徴となる構成成分を除き、既に説明したものと同一の機能を有する構成成分については

同一の符号を付して示すこととする。さらに、 以下の説明においては、活性層を形成するに当っ てのアニール処理を省略して説明する。これら 図中、29は例えばタングステン-アルミニウム (W-AR)合金またはその他任意好適な高融点 金属から成るゲート電極形成層、31は例えばアル ミニウム (AQ) 、ニッケル(Ni)またはその他の 好適材料からなる電極パターン層、33はゲート 電極形成層29をエッチングして得られるゲート 電極、35はゲート電極33と共に形成されるサイド エッチング部、37は電極パターン魔31とゲート 電極33とサイドエッチング部35とから構成される 第一マスク層、39a~39cは例えばゲルマニウム (Ge)からなるイオン注入用の第二マスク層、41は 第二活性層形成領域に相当するソース形成領域、 45はソース形成領域41上の任意の位置に形成され る開口43を画成する第一のレジストパターン、 47は第二マスク層に形成された開口部、49は第三 活性層形成領域に相当するドレイン形成領域、 53はソース形成領域41とドレイン形成領域49とに

と、当該電極33の両側面のサイドエッチング部35 (図中、破線で囲んで示す。)とから成る第一マスク層37を形成することにより第1図(B)に示す状態の下地を得る。

ここで、第一マスク層 37の構成成分としてサイドエッチング部 35を形成することにより、所聞、LDO (Lightly Doped Drain)構造と同様に、後述する 2 つの活性層 (ソース領域及びドレイン領域)が側方拡散して生ずる短チャネル効果の低減に寄与せしめることが期待できる。

次に、上述した下地の上側全面にイオン注入用の第二マスク層39a~39cを堆積する。このような積層関係とすることにより、基板11上に直接被着する第二マスク層39a及び39bと、第一マスク層37の上側に堆積される第二マスク層39cとが形成される。

然る後、当該マスク層39a~39cの上側全面に 所定の膜厚を以って、ソース形成領域41上の任意 の位置(後述)にのみ開口43を有する第一のレジ ストパターン45を形成し、第1図(C)に示す 互る開口51を画成する第二のレジストパターン、 55はソース領域、57はドレイン領域、59は、この 実施例の工程により作製されたGaAsMESFET 案子である。

まず始めに、既に説明したのと同様にして、 半絶縁性のGaAsから成る基板11上の設計に応じた 所定領域に第一活性層としてのチャネル領域13を 形成する。続いて、当該領域13を形成した基板11 の上側全面に、ゲート電極を形成するための ゲート電極形成層29を堆積する。然る後、チャネ ル領域13の上側であり、かつゲート電極の配設を 所望とするゲート電極形成層29上の所定部分に、 例えばリフトオフ技術によって、電極バターン層 31を形成し、第1図(A)に示す状態の下地を 得る。

続いて、例えば反応性イオンエッチング(Re-active Ion Etching: RIE)法のようなドライエッチング技術により、上述した電極パターン層31をエッチングマスクとしてエッチングする。このようにして、電極パターン層31と、ゲート電極33

状態の下地を得る。

続いて、上述した第一のレジストパターン45をエッチングマスクとして、例えば六弗化硫黄(SF。)をエッチングガスとして用いたRIE 法またはその他のドライエッチング技術により、第二マスク層39a~39cを構成する材料のみを選択的にエッチング除去して第1図(D)に示すような開口部47を形成する。

この開口部47を形成するためのエッチング工程につき詳細に説明すれば、この発明の製造方法の構成として既に述べたように、第一のレジシストパターン45により画成される開口43に関して、厳密な位置合わせを行なうことなく、第一マスして、第一マカウを露出せしめる構成成分とて、別口部47を形成することができる。即ち、上述術に開口部47の形成に係るドライエッチング技術に受って、基準である。とは、11で表方性エッチングが理を行なうに従って、基準である。これがため、開口43が、カウェッチングが進行する。これがため、開口43が、

前述したソース形成領域41のいずれの位置に形成された場合であっても、第二マスク層39aの端面とゲート電極33の一方の側面とが露出することとなる。従って、上述した平行方向のエッチングは、少なくとも第一マスク層37の側面を露出した時点で停止し、第二マスク層39b及び39cがエッチングされることがない。

このような開口部47を形成した後、第一のレジストバターン45を除去し、第1図(E)に示すように、第二のレジストバターン53を画成する。然る後、当該レジストバターン53と、前述した第一マスク層37とをイオン注入用マスクといた、開口部47と第二マスク層39bとを介して矢印aで示す不純物イオンの注入を行なう。このようにして、第二活性層に相当するソース領域55と第三活性層に相当するドレイン領域57とがセルフアラインで同時に得られる。

上述した説明及び第1図(E)からも理解できるように、開口部47により表面に露出したソース形成領域41に対しては、例えばイオンの加速エネ

例えば、上述の実施例では、短チャネル効果を低減せしめるためのサイドエッチング部を含む第一マスク層を用いた場合につき説明した。しかしながら、この発明の方法は、これにのみ限定して実施するものではなく、上述のサイドウォールを具えた構成として第一マスク層を形成しても良い。

さらに、この発明の製造方法は、上述した短 チャネル効果低減を目的とする技術を併用した 場合にのみ適用されるものではなく、上述の第一 マスク層として、電極パターン層とゲート電極と の幅が一致する状態で行なっても、充分な効果が 得られること明らかである。

また、開口部を形成する際のエッチング工程において、第一マスク層の一方の端部のみを確実にエッチング除去するため、基板表面から第一マスク層の上側に至る高さを充分高くし、第二マスク層が段切れを生じる場合につき図示して説明した。しかしながら、第二マスク層が連続した層として堆積された場合、第一マスク層の一方の側の

ルギーやドーズ量といったイオン注入条件に応じてソース領域55が形成される。他方、第二マスク層39bで被覆された状態のドレイン形成領域49では当該層39bの膜厚を調節することによりイオン阻止条件が設定され、当該阻止条件と上述のイオン注入条件との関係に応じて、ドレイン領域57の不純物濃度や注入深さを制御することができる。

また、この工程でのイオン注入においては、 第一マスク層37として形成されたサイドエッチン グ部35の作用により、短チャネル効果の低減に 寄与せしめることが可能である。

次に、上述した第二マスク層39a~39c、電極パターン層31及び第二のレジストパターン53を除去し、従来と同様にソース電極23及びドレイン電極25を形成して、この発明の実施例に係るGaAsMESFET素子59を得る(第1図(F))。

以上、この発明の実施例につき詳細に説明したが、この発明の半導体素子の製造方法は上述した実施例にのみ限定されるものではないこと明らかである。

第二マスク層がエッチング除去された後に経時的 にエッチングが進行しても、少なくとも第一マス ク層の他方の側の第二マスク層が残存する条件で あれば、上述と同様の効果を得ることができる。

これと同様に、例えば第1図(C)及び(D)を参照して説明した開口部の形成に当り、説明の理解を容易とするため、第一のレジストバターン45により形成される開口43が、ソース形成領域41の上側に相当する場合につき図示して説明した。しかしながら、開口43の配設位置は、これに限けながら、少なくとも第二マスク層39aの上側に相当する領域であれば良い。これに保ない、ソース形成領域41(またはドレイン形成領域49)は、第二のレジストバターン49の配設位置により規定されるものである(第1図(E)

さらに、この発明の特徴となる第二マスク層を 構成する材料としてゲルマニウムを用いた場合に つき説明したが、次のような条件を満たす材料で あれば、これ以外の材料であっても良い。 ①不純物イオンの注入に際してイオン注入阻止 条件を設定し得る程度にイオン注入阻止能が 大きい材料

②例えば基板のように堆積面を構成する材料と の間に、例えば剝離等の、応力に起因する悪影響 を生じない材料

③レジストバターン、第一マスク層及び基板に 比してエッチング速度が大きく、かつ等方性 エッチングを行なうことが可能な材料

このような材料として、例えば上述のゲルマニウムの代わりに窒化珪素(SiNx)等を用いることが可能である。

これに加えて、上述の実施例では、半導体素子の一例としてGaAsMESFET素子を製造する場合につき説明したが、GaAs以外の半導体から成るMESFET素子、さらには、MOSFET素子等にも適用し得る。

これら材料、形状、配置関係、数値的条件及び その他の条件は、この発明の目的の範囲内で、 任意好適な設計の変更及び変形を行ない得ること

第2図(A)~(D)は、従来技術を説明するため、第1図(A)~(F)と同様な概略的断面により示す説明図である。

明らかである。

(発明の効果)

上述した説明からも明らかなように、この発明の半導体案子の製造方法によれば、前述した構成とすることにより、イオン注入を直接的に受ける第二活性層と、第二マスク層を介して上述の注入を間接的に受ける第三活性層とが同時に形成されることとなる。これがため、第三活性層形成領域上に配設された第二マスク層により、第三活性層のイオン注入に係る状態を制御し得る。

従って、半導体案子に形成される各々の活性層の機能に応じた最適な不純物濃度及び注入深さを同時に達成することが可能で、かつ半導体案子の設計の自由度を向上し得る半導体素子の製造方法を提供し、延いては、優れた半導体素子を提供することができる。

4.図面の簡単な説明

第1図(A)~(F)は、この発明の製造方法の実施例を説明するため、各製造工程に従って、 下地の概略的断面により示す説明図、

53・・・・第二のレジストパターン

55・・・・ソース領域(第二活性層)

57・・・・ドレイン領域(第三活性層)

a····不純物イオン。

11・・・・基板、13・・・・チャネル領域(第一活性層)

15····二酸化ケイ素(Si0₂)膜

17・・・・窒化タングステン(WN)腰

19. 33····ゲート電極、21····ソース領域

23・・・・ソース電極、25・・・・ドレイン電極

27. 59····GaAsMESFET素子

29・・・・ゲート電極形成層、31・・・・電極バターン層

35・・・・サイドエッチング部、37・・・・第一マスク層

39a~39c・・・・第二マスク層

41・・・・ソース形成領域(第二活性層形成領域)

43. 51・・・・開口、45・・・・第一のレジストパターン

49・・・・ドレイン形成領域(第三活性層形成領域)


寺許出願人 沖

沖電気工業株式会社


代理人 弁理士

大 垣





実施例の説明図 第 1 図



-401-

特開平1-204474(8)

